[전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상

 1  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-1
 2  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-2
 3  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-3
 4  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-4
 5  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-5
 6  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-6
 7  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-7
 8  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-8
 9  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-9
 10  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-10
 11  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-11
 12  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-12
 13  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-13
 14  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-14
 15  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-15
 16  [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-16
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
자료 다운로드  네이버 로그인
소개글
[전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상에 대한 자료입니다.
목차
목 차

1. 실험 배경

2. 실험 목적

3. 실험 장비
A. 시편 제작에 사용한 장비
a. PECVD
b. Thermal evaporator
B. 측정에 사용한 장비
a. Probe station

4. 실험 과정
A. 시편 제작
B. 측정

5. 결과 예측
A. I-V curve 결과 예측
B. C-V curve 결과 예측

6. 실험 결과

7. 결과 분석
본문내용
b. Thermal evaporator
PVD (Physical Vapor Deposition)에 해당하는 증착법에는 스퍼터링 (Sputtering), 전자빔증착법 (E-beam evaporation), 열증착법 (Thermal evaporation), 레이저분자빔증착법 (L-MBE, Laser Molecular Beam Epitaxy), 펄스레이저증착법 (PLD, Pulsed Laser Deposition) 등이 있다.
스퍼터링 (Sputtering)의 특징은 플라즈마를 이용하여 표적제(금속)등을 작은 나노입자 들로만들어서 그것을 이용하여 코팅이나 기타공정을 수행하는 것이 특징이며 주로 코팅 분야에 사용된다. 스퍼터링의 장점으로는 넓은 면적에서 균일한 박막두께 증착가능, 박 막두께조절이 용이하고 진공증착에 비하여보다 정확한 합금 성분 조절이 가능하고 스텝 커버리지, 입자구조, 응력 등의 조절이 가능하다. 단점으로는 장비가 고가이며 낮은 증착율, 또 고진공이 아니라 불순물이 증착된다는 것이 특징이다. 이것의 특징으로는 전자선의 집속에 의해 국부적인 고온을 얻을 수 있어 고순도의 박막 형성이 가능하고, 고융점 금속을 포함한 모든 재료에 적용할 수 있다. 그러나 증발 분자와 잔류 가스를 이온화시켜 막질에 영향을 미치는 경우가 있으며, 또한 장치가 복잡해지는 단점이 있다.
레이저분자빔증착법 (L-MBE, Laser Molecular Beam Epitaxy)은 펄스레이저 빛을 벌크 타겟에 조사시켜 타겟으로부터 튀어나온 입자(주로 원자 형태)들을 기판 위에 쌓이게 하 여 양질의 박막을 얻는방법으로 특징은 복잡한 다성분계 물질을 성장시킬 수 있으며, 성 장 중에 Reflection High Energy Electron Diffraction (RHEED) 패턴을 in-situ로 측 정할 수 있어, 원자들이 한층 한층 씩 쌓이면서 결정 성장되는 현상을 RHEED 패턴의 변화를 통해 읽을 수 있다. 이러한 RHEED 패턴의 변화로부터, 박막 표면 상태에 대한 정보는 물론, 박막의 결정 성장을 원자 단위로 제어할 수 있다는 것이 특징이다.
전자빔증착법 (E-beam evaporation)의 특징은 오래된 film deposition 방법으로서 공정 이 단순하고 증착 속도가 빠르며 장비의 가격이 저렴한 장점이 있는 반면 film quality가 나쁜 단점이 특징이다. 또한, 점소스를 이용하는 만큼 shadowing effect나 film의 uniformity가 좋지 못하다는 evaporation 방식의 특징 역시 지니고 있다. 이 방법은 증착 재료에 전자선을 조사해서 가열, 증발시킨다. E-beam/Thermal evaporator는 각종 금속(Au, Al, Ti, Cr, In, Ni)과 유전체(SiO2)의 박막을 기판 위에 증착할 수 있는 장비이다. 진공도는 1.0 x 10-6 Torr까지 얻을 수 있다. 박막 증착시에는 박막 두께 측정 센서를 통해 박막의 두께를 확인하며 공정을 진행할 수 있다. 박막은 보통 0.5 Aring/sec ~ 1.0 Aring/sec의 증착 속도로 증착을 하며 3, 4 인치 웨이퍼를 비롯하여 여러 가지 시편 위에 박막 증착이 가능하다. 또한 3인치 웨이퍼의 경우 1회에 2장을 동시에 금속 증착을 할 수 있다.
열증착법 (Thermal evaporation)의 특징은 간단히 말해서 열을 올려 증착시키는 방법이 특징이다. 본 실험에서 사용한 thermal evaporator가 바로 이 증착법을 사용했으며, thermal evaporation은 이름 그대로 증착 할 금속 source를 전류를 흘려줄 판 위에 고정을 시켜놓고, 판에 전류를 흘려주면 저항에 의해서 열이 발생하게 되고, 이 열로 인해 금속이 증발을 하여 그 gas atom들이 위에 거꾸로 매달아놓은 시편 위로 증착을 하게 된다. 이 모든 과정은 PECVD와 마찬가지로 고진공에서 이루어지며, 그 이유 역시 불순물을 제거하려는 목적도 있지만, 금속이 증발하여 증착하기 전까지 다른 원자와 충돌하지 않고 바로 증착이 될 수 있게 하려는 목적이 있다. 즉, mean free path가 소스와 시편간의 거리보다 더 길어야 비로소 제대로 된 증착이 된다.






B. 측정에 사용한 장비
a. Probe station
voltage에 따른 current와 capacitance를 측정하는데, 이 장비는 wafer에서 각 chip의 전기적 특성검사를 통하여 양/불량을 선별하는 EDS Tester system의 필수적인 구성요소로써, memory tester와 연결되어 prober를 이용하여 직접적으로 test하고자 하는 chip 또는 IC에 전압을 가하여 발생된 전기적 특성을 메모리 테스터로 전달해 주고, prober chuck 위에 놓이는 웨이퍼 chip을 프로브가 접촉할 수 잇도록 정렬하여 주는 장비이다. 이 때, test의 개념은 반도체 소자를 사용하기 전 이상 유무를 확인하는 것을 말하며, 일반적으로 반도체 소자의 전기적 기능을 검사하고, 자재에 맞게 주어진 프로그램 내에서 기능이 제대로 발휘되는 지를 확인하는 여러 과정을 포괄적으로 표현하는 말이다. 이러한 것이 가능하기 때문에, 우리가 만든 시편의 전기적 기능을 측정하여 알아볼 수 있다. 구성은 oscilloscope, pulse generator, spectrum analyzer, DC supply, source meter, gauss meter, EM supply로 이루어져있다.
참고문헌
8. References
- Scanning Nonlinear Dielectric Microscopy를 이용한 저항 탐침 형성 고정 최적화를 위한 단면 채널 구조 관찰, electronic materials letters, Vol. 2 No. 2 (2006) pp. 151-156
- Characterization of MOS structure using low-k dielectric methylsilsesquioxane with evaporated and sputtered aluminum gate, Semiconductor Physics, Quantum Electronics & Optoelectronics, 2002. Vo. 5, No. 3, P. 316-318
- http://fiselect2.fceia.unr.edu.ar/fisica4/simbuffalo/education/mos/mosCap/biasBand10.html
- http://www.ece.cmu.edu/~dwg/412/movies.html
- Physics of Metal-Oxide-Semiconductor (MOS) Structures (Part 1), Thomas Schroder, IHP – Microelectronics
- http://www.mtl.mit.edu/researchgroups/hackman/6152J/SP_2004/supplementals/sp_2005_6_152J_ST04_MOSCap.pdf
- https://www.physik.tu-cottbus.de/~racec/HL/MOS_I.pdf
- Surface Photovoltage measurement in MOS structures, K Pater, 1987
- Properties of Si-SiO2 interfaces in MOS structures with nitrogen-doped silicon, L. Harmatha 외 4명, Advances in Electrical and Electronic Engineering, pg. 334-336, 2006
- Ben Streetman, Sanjay Banerjee, "Solid State ElectroniccDevice", PEARSON Education Korea, 6th ed, pp.292~313, 2005