[전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석

※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.

분야
등록일
페이지/형식
구매가격
적립금

레포트 > 공학계열
2013.04.11
14페이지 / hwp
1,700원
51원 (구매자료 3% 적립)

자료 다운로드 네이버 로그인

추천자료

[반도체공정실험] MOS capacitor 직접 제작, 공정

[전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

E-Beam 증착법을 이용한 MOS Capacitor 제작 및 성능 평가

[전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석

[전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석

[전자공학][교과과정][반도체][집적회로(IC)][증폭기][제어시스템]전자공학의 발전, 전자공학의 교과과정, 전자공학과 반도체, 전자공학과 집적회로(IC), 전자공학과 증폭기, 전자공학과 제어시스템 분석(전자공학)

반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성

MOS Capacitor 제작 공정 실험

[전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석

소개글

[전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석에 대한 자료입니다.

1. 실험목적
2. 실험배경
3. 실험이론
4. 실험장비
5. 실험방법
6. 실험결과분석
7. 참고문헌

본문내용

1. 실험목적

MOS Capacitor를 직접 제작하며 공정을 이해하고, Dielectric 재료와 열처리 시간 변수에 따른 MOS Capacitor의 특성 및 구동원리를 이해한다.

2. 실험배경

인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등 많은 분야에서 비약적인 발전을 이루고 있다. 이런 인류의 발전의 시작은 바로 미국의 bell 연구소에서 이루어진 최초의 Ge를 이용한 Transistor의 발견이다. 현재는 Ge oxide의 불안정한 상태 때문에 Ge보다는 Si 사용한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 반도체산업의 중심에 서있다. 전기신호의 증폭과 스위칭을 가능하게 한 Transistor의 기능에 가장 근본적인 원리를 설명하여 줄 수 있는 것이 MOS capacitor 이다.

3. 실험이론

① Capacitor(커패시터)

커패시터란 두개의 도체판을 절연물질(Insulator)을 중간에 두고 맞대어 놓은 구조물이다. 커패시터의 한 도체판에 전압이 인가되어 잉여의 전자가 존재하게 되면 반대편 판에서는 도체를 이루고 있는 전자들이 앞판의 전자압력에 의해 뒤편으로 밀려가서 전자밀도가 낮은 다른 곳으로 흘러가게 되어 결국은 (+)전기의 성질을 띄우게 되어 두 판은 서로 전기적으로 반대 극성을 띠고 외부의 전자를 붙들고 있게 된다. 이렇게 된 것을 커패시터가 충전되어 있다고 한다.

② MOS Capacitor 의 구조와 원리

MOS의 구조는 평행판 축전기에서 유전물질로 SiO를 사용하고 두 금속 전극 중에서 하나를 반도체로 대체한 것과 같은 구조이다.

V=0 평형상태

V0 공핍(depletion)

V>0 반전(inversion)

그림 1. MOS capacitor 에너지 대역도

MOS capacitor가 평형상태일 때는 Fermi level이 평형한 상태로 존재하고 금속과 반도체에서의 변형된 일함수(q, q)는 같다. 변형된 일함수는 페르미 준위에서 산화물의 전도대역까지 측정된 것이다.
이 때, 음의 전압 V만큼 가하면 금속은 음의 전하를 띠고 금속의 페르미 준위가 qV만큼 증가한다. 반도체는 금속에 음의 전하가 축적되는 것과 반대로 반도체-산화물 계면에서 정공축적상태가 되는데, 이를 수용하도록 반도체의 에너지대역은 계면부근에서 휘어진다. 반도체 내의 페르미 준위는 전류의 흐름이 없으므로 일정하고 과 또한 전압에 따라 변하는 것이 아니므로 산화물의 전도대역에 경사가 생긴다.
반대로 양의 전압을 가하면 금속의 페르미 준위는 평형에서 qV만큼 감소하고 금속 이 양의 전하를 띠므로 반도체에서는 음의 전하를 불러오게 된다. 이 상태는 정공 공핍상태이고 계면근처에서 반도체 대역이 휘어진다.
위에서 설명한 같은 이유로 산화물의 전도대역은 경사가 생기는데 더 큰 양의 전압이 가해지면 Ei가 Ef아래로 휘고 반전상태가 되면서 표면에서 전형적인 n형 물질의 전기적 특성을 갖게 된다.

③ PVD(Physical Vapor Deposition)

PVD는 증착시키려는 물질이 기판에 증착될 때 기체 상태가 고체 상태로 바뀌는 물리적인 변화를 이용한 방법을 말한다. 다른 증착법과는 다르게 저온에서 간단히 박막을 증착할 수 있는데, 다음과 같이 여러 증착법이 있다.
스퍼터링(Sputtering), 전자빔 증착법 (E-beam evaporation), 열 증착법(Thermal
evaporation), 레이저분자빔 증착법 (L-MBE, Laser Molecular Beam Epitaxy), 펄스 레이저 증착법(PLD, Pulsed Laser Deposition) 등이 그것인데, 이번 실험에서 사용한 증착법은 전자빔 증착법이다.
전자빔 증착법은 박막을 증착시킬 때, 증착시키고자 하는 물질을 소결하거나 녹여 고체 상태로 제조하고 전자빔을 쏘아 휘발시켜 기판에 증착시키는 방법이다. 이 때, 증착시키려는 물질이 기체 상태로서 증착되는 것이기 때문에 진공상태의 분위기에서 이루어져야 한다.

참고문헌

7. 참고문헌

● 고체전자공학 제6판, 벤스트리트만, p288-p309 (Primary reference)

● 열처리 조건에 따른 HfO2/Hf/Si 박막의 MOS 커패시티 특성, 이대감, 도승우 외 3명, 경북대학교, 위덕대학교 (MOS Capacitor)

● WIKIPEDIA The Free Encyclopedia (ALD)

● www.tectra.de E-Beam Evaporator Manual, Ver. 2.2, 한만희, 이강원
(E-Beam Evaporator)

● 금속 열처리 장치를 이용한 실리콘 산화막의 Annealing 효과, 박현우, 장현룡, 황호정, 중앙대학교 전자공학과 (열처리 효과_

● 그 외의 참고문헌

- http://npl.postech.ac.kr/?mid=topic_nanopattern
- Nanodevice Laboratory Hyungjun Kim's Research Group -Nano Deposition
- http://www.icmm.csic.es/fis/english/evaporacion.html
- http://en.wikipedia.org/wiki/Evaporation_(deposition)

#반도체 #증착법 #MOS #실험 #상태

오늘 본 자료

오늘 본 자료가 없습니다.

이 분야 인기자료

이 분야 신규자료