HOME > 공학 > 전자공학 > 대한전자공학회 > 전자공학회논문지-IE
계층적인 구조를 갖는 고속 병렬 곱셈기 ( A High Speed Parallel Multiplier with Hierarchical Architecture ) -
분야 공학 > 전자공학
저자 진용선 정정화
발행기관 대한전자공학회
간행물정보 전자공학회논문지-IE 2000년, 전자공학회논문지 TE편 제37권 제3호, 6page~15page(총10page)
파일형식 405151 [다운로드 무료 PDF 뷰어]
판매가격 6,000원
적립금 180원 (구매자료 3% 적립)
이 자료를
논문의 미리보기 2페이지를 PDF파일로 제공합니다.
 
연관 논문
32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier ) -
32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier ) -
고속 병렬처리를 위한 DCT / IDCT 구조 설계 ( A Design on DCT / IDCT with High Speed Parallel Architecture ) -
RNS에 의한 고속 곱셈기 구성에 관한 연구 ( A Study on the High-Speed Multiplier Architecture Using RNS ) -
고속 디지털 신호처리를 위한 MBA기반 병렬 MAC의 효율적인 구조 -
 
 
목차
부제 :
 
 
도움말
본 논문은 참고용 논문으로 수정 및 텍스트 복사가 되지 않습니다.
 
 
추천자료
전자정보통신 약어정리
[정보처리,정보처리기사,정보처리산업기사,기사,산업기사,기출문제,요점정리] 정보처리기사,산업기사 요점정리 및 기출문제
[컴공]Risc란 무엇인가
영자신문 읽는 요령
[영문] 영자신문 읽은 요령
[인테넷] 인터넷관련 용어모음
운영체제론 시험대비(총정리)
[자료목록] 정부주도 경제개발체제
[IT, 운영체제, OS, SYSTEM] 응용운영체제 설명
네트워크 관리사 요약 및 정리본
오늘 본 자료
오늘 본 자료가 없습니다.
장바구니 담은 자료
장바구니가 비어 있습니다.
이 간행물 인기자료
효율적인 산업체 현장실습 운영에 대...
정공 저지층의 재료변화에 따른 청색...
퍼지 논리 시스템을 이용한 PID 제어 ...
3상 풀 브리지 회로를 이용한 새로운 ...
Shape Based 방식에 의한 PCB 자동 배...
이 간행물 신규자료
시간-디지털 변환기의 성능 개선에 대...
나노기술을 위한 DMPC 유기박막의 유...
MEMS 센서를 활용한 건설현장 작업자 ...
소형 휴대기기용 DC-DC 변환기를 위한...
임펄스 잡음제거를 위한 프로그레시브...
저작권 정보
본 학술논문은 ㈜누리미디어와 각 학회간에 저작권 계약이 체결된 것으로 HAPPY학술이 제공하고 있습니다. 본 저작물을 불법적으로 이용시는 법적인 제재가 가해질 수 있습니다.
 
서비스이용약관 | 개인정보취급방침 | E-mail 수집 거부 | 제휴 및 광고문의 | FAQ
이메일 무단 수집 거부
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나 그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다. [게시일 2003년 4월 2일]