HOME > 공학 > 로봇 > 대한전자공학회 > 전자공학회논문지
멀티플렉서 트리 합성이 통합된 FPGA 매핑 -
분야 공학 > 로봇
저자 김교선
발행기관 대한전자공학회
간행물정보 전자공학회논문지 2016년, 전자공학회논문지 제53권 제4호, 37page~47page(총11page)
파일형식 2952221 [다운로드 무료 PDF 뷰어]
판매가격 6,000원
적립금 180원 (구매자료 3% 적립)
이 자료를
논문의 미리보기 2페이지를 PDF파일로 제공합니다.
 
연관 논문
직렬 링크 방식의 주변 장치 통합 인터페이스 설계 -
실시간 제약조건을 갖는 다중태스크 다중코어 SoC의 하드웨어-소프트웨어 통합합성 -
빠른 하드웨어 / 소프트웨어 통합합성을 위한 데이타플로우 명세로부터의 하드웨어 합성 -
BDD를 이용한 멀티플렉서 구조 FPGA에 대한 테크놀로지 매핑 -
CAD : TLU형 FPGA 를 위한 순차회로 기술 매핑 알고리즘 ( CAD : Technology Mapping of Sequential Logic for TLU-Type FPGAs )
 
 
목차
부제 : FPGA Mapping Incorporated with Multiplexer Tree Synthesis
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론 및 향후 과제
REFERENCES
 
 
국문초록
광폭입력함수 전용 멀티플렉서가 슬라이스 구조에 포함되는 상용 FPGA의 현실적 제약 조건을 학계의 대표적 논리 표현방식인 AIG (And-Inverter Graph)를 근간으로 개발된 FPGA 매핑 알고리즘에 적용하였다. AIG를 LUT (Look-Up Table)으로 매핑할 때 중간 구조로서 컷을 열거하는 데 이들 중에서 멀티플렉서를 인식해 낸 후 이들이 매핑될 때 지연 시간 및 면적을 복잡도 증가 없이 계산하도록 하였다. 이 때 트리 형성 전제 조건인 대칭성과 단수 제약 요건도 검사하도록 하였다. 또한, 멀티플렉서 트리의 루트 위치를 RTL 코드에서 찾아내고 이를 보조 출력 형태로 AIG에 추가하도록 하였다. 이 위치에서 섀넌확장을 통해 멀티플렉서 트리 구조를 의도적으로 합성한 후 최적 AIG에 겹치도록 하는 접근 방법을 최초로 제안하였다. 이때 무손실 합성을 가능하게 하는 FRAIG 방식이 응용되었다. 두 가지 프로세서에 대해 제안된 접근 방법과 기법들을 적용하여 약 13∼30%의 면적 감소 및 최대 32%까지의 지연 시간 단축을 달성하였다. AIG 트리에 특정 구조를 의도적으로 주입시키는 접근 방법은 향후 캐리 체인 등에 확장 적용하는 연구가 진행될 것이다.
 
 
영문초록
The practical constraints on the commercial FPGAs which contain dedicated wide function multiplexers in their slice structure are incorporated with one of the most advanced FPGA mapping algorithms based on the AIG (And-Inverter Graph), one of the best logic representations in academia. As the first step of the mapping process, cuts are enumerated as intermediate structures. And then, the cuts which can be mapped to the multiplexers are recognized. Without any increased complexity, the delay and area of multiplexers as well as LUTs are calculated after checking the requirements for the tree construction such as symmetry and depth limit against dynamically changing mapping of neighboring nodes. Besides, the root positions of multiplexer trees are identified from the RTL code, and annotated to the AIG as AOs (Auxiliary Outputs). A new AIG embedding the multiplexer tree structures which are intentionally synthesized by Shannon expansion at the AOs, is overlapped with the optimized AIG. The lossless synthesis technique which employs FRAIG (Functionally Reduced AIG) is applied to this approach. The proposed approach and techniques are validated by implementing and applying them to two RISC processor examples, which yielded 13∼30% area reduction, and up to 32% delay reduction. The research will be extended to take into account the constraints on the dedicated hardware for carry chains.
 
 
Multiplexor tree synthesis, Field programmable gate array, Mapping, Functionally reduced and-inverter graph
 
 
도움말
본 논문은 참고용 논문으로 수정 및 텍스트 복사가 되지 않습니다.
 
 
추천자료
전자정보통신 약어정리
[전자] 디지털실험 레포트
fpga
[인지심리][논문요약] 생명론 패러다임에 기반한 정보처리
[정보처리기사] 정보처리기사 과목별 문제분석
[정보처리,정보처리기사,정보처리산업기사,기사,산업기사,기출문제,요점정리] 정보처리기사,산업기사 요점정리 및 기출문제
[컴퓨터 공학] 유비쿼터스 시스템의 개념과 핵심 기술
[정보기기운용기능사] 정보기기운용기능사요약집
[워드] [워드1급]제3과목(PC기본상식)
[공학설계] 네비게이션 UI
오늘 본 자료
오늘 본 자료가 없습니다.
장바구니 담은 자료
장바구니가 비어 있습니다.
이 간행물 인기자료
태양전지용 웨이퍼의 오염 분석 및 세...
해저 지형 정보를 이용한 다중 상태 ...
무선 환경에서 TCP 성능 개선을 위한 ...
IEEE 다중경로 채널에서 다중접속 M진...
과도 거리 이주 보상을 위한 두 단계 ...
이 간행물 신규자료
물리계층 보안 성능 향상을 위한 재밍...
5G 이동통신 시스템에서 향상된 데이...
NR 기반 5G 통신 시스템에서 ISC 데이...
스펙트럼 효율 향상을 위한 Windowed ...
체계적 부품단종관리 업무수행 및 발...
저작권 정보
본 학술논문은 ㈜누리미디어와 각 학회간에 저작권 계약이 체결된 것으로 HAPPY학술이 제공하고 있습니다. 본 저작물을 불법적으로 이용시는 법적인 제재가 가해질 수 있습니다.
 
서비스이용약관 | 개인정보취급방침 | E-mail 수집 거부 | 제휴 및 광고문의 | FAQ
이메일 무단 수집 거부
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나 그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다. [게시일 2003년 4월 2일]