HOME > 공학 > 로봇 > 대한전자공학회 > 전자공학회논문지
소면적 32-bit 2/3단 파이프라인 프로세서 설계 -
분야 공학 > 로봇
저자 이광민 박성경
발행기관 대한전자공학회
간행물정보 전자공학회논문지 2016년, 전자공학회논문지 제53권 제4호, 59page~67page(총9page)
파일형식 2952223 [다운로드 무료 PDF 뷰어]
판매가격 6,000원
적립금 180원 (구매자료 3% 적립)
이 자료를
논문의 미리보기 2페이지를 PDF파일로 제공합니다.
 
연관 논문
모바일 3D 그래픽 프로세서용 렌더링 처리기 설계 -
AE32000 호환 32 - 비트 EISC 마이크로프로세서 설계 -
모바일 3차원 그래픽을 위한 기하변환 엔진 설계 -
모바일 3차원 그래픽을 위한 기하변환 엔진 설계 -
DSP 프로세서용 인스트럭션 셋 시뮬레이터 자동생성기의 설계에 관한 연구 -
 
 
목차
부제 : Low-Gate-Count 32-Bit 2/3-Stage Pipelined Processor Design
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
REFERENCES
 
 
국문초록
각종 계량기, 웨어러블 디바이스 등의 사물에 통신기능을 내장하여 인터넷에 연결하는 사물인터넷 (Internet of Things or IoT) 기술의 발전과 함께, 이에 사용 가능한 소면적 임베디드 프로세서에 대한 수요가 증가하고 있다. 본 논문에서는 이러한 사물인터넷 분야에 사용 가능한 소면적 32-bit 파이프라인 프로세서인 Juno를 소개한다. Juno는 즉치 값 확장이 편리한 EISC (extendable instruction set computer) 구조이며, 파이프라인의 데이터 의존성을 줄이기 위해 2/3단 파이프라인 구조를 택하였다. PC (program counter) 레지스터와 두 개의 파이프라인 레지스터만을 컨트롤함으로써 전체 파이프라인을 컨트롤할 수 있는 간단한 구조의 소면적 파이프라인 컨트롤러를 갖는다. 무선 통신에 필요한 암호화 등의 연산을 수행하기 위한 32x32=64 곱셈 연산, 64/32=32 나눗셈 연산, 32x32+64=64 MAC 연산, 32*32=64 Galois 필드 곱셈 연산을 모두 지원하지만, 모든 연산기를 선택적으로 구현하여 필요에 따라서는 면적을 줄이기 위해 일부 연산기를 제외하고도 프로세서를 재합성할 수 있다. 이 경우 정수 코어의 gate count는 12k~22k 수준이고, 0.57 DMIPS/MHz와 1.024 Coremark/MHz의 성능을 보인다.
 
 
영문초록
With the enhancement of built-in communication capabilities in various meters and wearable devices, which implies Internet of things (IoT), the demand of small-area embedded processors has increased. In this paper, we introduce a small-area 32-bit pipelined processor, Juno, which is available in the field of IoT. Juno is an EISC (Extendable Instruction Set Computer) machine and has a 2/3-stage pipeline structure to reduce the data dependency of the pipeline. It has a simple pipeline controller which only controls the program counter (PC) and two pipeline registers. It offers 32x32=64 multiplication, 64/32=32 division, 32x32+64=64 MAC (multiply and accumulate) operations together with 32*32=64 Galois field multiplication operation for encryption processing in wireless communications. It provides selective inclusion of these algebraic logic blocks if necessary in order to reduce the area of the overall processor. In this case, the gate count of our integer core amounts to 12k~22k and has a performance of 0.57 DMIPS/MHz and 1.024 Coremark/MHz.
 
 
small area, low gate count, embedded processor, IoT (Internet of things)
 
 
도움말
본 논문은 참고용 논문으로 수정 및 텍스트 복사가 되지 않습니다.
 
 
추천자료
1주차실험보고서
[교양] 멀티미디어 워크스테이션
[화공] CHEMICAL ENGINEERING
CPU발달과정과 특징
MPU의 역사 레포트
초전도에 관한 조사
[전통] 정보처리기사1급시험문제
[프로그래밍언어] 3D Animation 게임에 적합한 프로그래밍 언어 설계
[전산]컴퓨터 하드웨어
[전산]intel CPU의 종류와 특징
오늘 본 자료
오늘 본 자료가 없습니다.
장바구니 담은 자료
장바구니가 비어 있습니다.
이 간행물 인기자료
태양전지용 웨이퍼의 오염 분석 및 세...
해저 지형 정보를 이용한 다중 상태 ...
무선 환경에서 TCP 성능 개선을 위한 ...
IEEE 다중경로 채널에서 다중접속 M진...
과도 거리 이주 보상을 위한 두 단계 ...
이 간행물 신규자료
Segment 단위 PPG 신호 기반 본인 인...
인공지능 학습을 이용한 스마트 안경...
3.0T MRI 장비 종류에 따른 Gadoterid...
함정용 탐색레이더 전자빔 보상 알고...
자동차 전장시스템 중 브레이크등 상...
저작권 정보
본 학술논문은 ㈜누리미디어와 각 학회간에 저작권 계약이 체결된 것으로 HAPPY학술이 제공하고 있습니다. 본 저작물을 불법적으로 이용시는 법적인 제재가 가해질 수 있습니다.
 
서비스이용약관 | 개인정보취급방침 | E-mail 수집 거부 | 제휴 및 광고문의 | FAQ
이메일 무단 수집 거부
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나 그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다. [게시일 2003년 4월 2일]