HOME > 공학 > 로봇 > 대한전자공학회 > 전자공학회논문지
자원 공유방법을 이용한 저면적 가변구조형 암호 칩 설계 -
분야 공학 > 로봇
저자 정정훈 최준림
발행기관 대한전자공학회
간행물정보 전자공학회논문지 2018년, 전자공학회논문지 제55권 제3호(통권 제484호), 34page~41page(총8page)
파일형식 3456753 [다운로드 무료 PDF 뷰어]
판매가격 6,000원
적립금 180원 (구매자료 3% 적립)
이 자료를
논문의 미리보기 2페이지를 PDF파일로 제공합니다.
 
연관 논문
분산 시스템에서 접근 자격 관리와 통신 인터페이스의 설계 -
파이프라이닝을 이용한 AES 암호화 알고리즘의 FPGA 구현 -
컴퓨터 그래픽스 & CAD : 상위 레벨 합성을 위한 저 전력 스케줄링 및 자원할당 알고리즘 ( Computer Graphics & CAD : A Low Power Resource Allocation and Scheduling Algorithm for High Level Synthesis )
Differentiated Service에서 공정한 자원 공유를 위한 Traffic Conditioner 설계 -
물자원 이용과 관리를 위한 비용분담체계와 가격정책 연구
 
 
목차
부제 : Design of Small-area Reconfigurable Crypto Chip using Resource Sharing Method
요약
Abstract
Ⅰ. 서론
Ⅱ. 암호 알고리즘 개요 및 설계
Ⅲ. 자원 공유방법을 이용한 어레이프로세서 설계
Ⅳ. 실험 및 시뮬레이션
Ⅴ. 결론
REFERENCES
 
 
국문초록
Since the secure communication is growing rapidly, encryption and highly effective system bandwidth is becoming more and more important. A fast and small area architecture for the cryptographic chip is proposed in this paper. The proposed architecture providing two benefits: those are high speed of operation and occupied less area. In order to reduce the area of the cryptographic processor, I/O and Key Register were shared. It is designed to share of the replacement layer and the spreading layer of AES and ARIA. As a result of the circuit synthesis, the area of the proposed cryptographic algorithm is reduced by 21%. We designed an array processor-based Small-area encryption chip (ECC, AES, ARIA and HIGHT) that is used to select algorithms. Also, the array processor was implemented Virtex-5 FPGA and confirmed the encryption and decryption operation and implemented using 0.18μm CMOS technology. Cryptography Array Processor of ECC, AES, ARIA, and HIGHT indicates high performance at 40Kbps, 1,085 Mbps, 746 Mbps and 175 Mbps respectively. The proposed design of crypto chip shows the reconfigurable flexibility of the encryption algorithm and high hardware performance.
 
 
영문초록
최근 보안 통신이 급속히 발전하고 있기 때문에 암호화 및 효과적인 시스템이 점차 중요해지고 있다. 본 논문에서는 공유방법을 이용한 저면적의 암호화 칩을 제안한다. 제안된 암호 칩은 두 가지 이점을 제공하는데 빠른 처리 속도와 작은 회로 면적이다. 암호 프로세서의 면적을 줄이기 위해 입출력 Register와 Key-Register를 공유하였으며, AES와 ARIA의 치환계층과 확산계층의 하드웨어 자원이 공유되도록 설계하였다. 회로 합성 결과 제안된 암호 알고리즘의 면적은 21%가 감소되었다. 여러가지 알고리즘을 제공하는 어레이 프로세서 (ECC, AES, ARIA 및 HIGHT)를 설계하였으며 Virtex-5 FPGA로 구현하여 암호화 및 복호화 동작을 확인하였다. 또한 제안된 암호 칩은 0.18μm CMOS 기술을 이용하여 구현되었다. 제안된 ECC, AES, ARIA 및 HIGHT의 암호화 어레이 프로세서는 각각 40Kbps, 1,085Mbps, 746Mbps 및 175Mbps이며 암호화 알고리즘의 재구성이 가능한 유연성과 하드웨어 성능을 보여준다.
 
 
어레이 프로세서, 암호 칩, S-box, Small-area
 
 
도움말
본 논문은 참고용 논문으로 수정 및 텍스트 복사가 되지 않습니다.
 
 
추천자료
[정보통신] 운영체제
[기업분석]삼성전자 연구
운영체제론 시험대비(총정리)
[사회] 전자 주민 카드
인트라넷은 조직을 뛰어넘는다
[정통] 정보산업 레포트
1998 정보화에 관한 연차보고서
정보문화 확산 및 내실화 방안 연구
[연구자료] 전자주민카드
[정보] 1998 정보화 연차보고서
오늘 본 자료
오늘 본 자료가 없습니다.
장바구니 담은 자료
장바구니가 비어 있습니다.
이 간행물 인기자료
태양전지용 웨이퍼의 오염 분석 및 세...
해저 지형 정보를 이용한 다중 상태 ...
무선 환경에서 TCP 성능 개선을 위한 ...
IEEE 다중경로 채널에서 다중접속 M진...
과도 거리 이주 보상을 위한 두 단계 ...
이 간행물 신규자료
네트워크 침입탐지 기술 연구 동향 -
OOB 스펙트럼 저감을 위하여 코사인 ...
클라우드 시스템에서 Kubernetes CNI...
무손실 압축 해제를 위한 확장 가능한...
블록체인을 위한 RSP 합의 알고리즘 -...
저작권 정보
본 학술논문은 ㈜누리미디어와 각 학회간에 저작권 계약이 체결된 것으로 HAPPY학술이 제공하고 있습니다. 본 저작물을 불법적으로 이용시는 법적인 제재가 가해질 수 있습니다.
 
서비스이용약관 | 개인정보취급방침 | E-mail 수집 거부 | 제휴 및 광고문의 | FAQ
이메일 무단 수집 거부
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나 그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다. [게시일 2003년 4월 2일]