[자연과학] 박막트랜지스터(TFT) 공정 설계 및 특성 평가
![[자연과학] 박막트랜지스터(TFT) 공정 설계 및 특성 평가-1](http://images.happyhaksul.com/thumb/491/490770-0001.gif)
![[자연과학] 박막트랜지스터(TFT) 공정 설계 및 특성 평가-2](http://images.happyhaksul.com/thumb/491/490770-0002.gif)
![[자연과학] 박막트랜지스터(TFT) 공정 설계 및 특성 평가-3](http://images.happyhaksul.com/thumb/491/490770-0003.gif)
![[자연과학] 박막트랜지스터(TFT) 공정 설계 및 특성 평가-4](http://images.happyhaksul.com/thumb/491/490770-0004.gif)
![[자연과학] 박막트랜지스터(TFT) 공정 설계 및 특성 평가-5](http://images.happyhaksul.com/thumb/491/490770-0005.gif)
분야
hwp2. 실 험
3. 결과 및 고찰
4. 결 론
참고 문헌
표 1. ZnO 스퍼터링 조건.
Table 1. Sputtering condition of ZnO.
Target
76 mmΦ ZnO(4N5)
RF power
100W
Pressure
3 mT
Gas flow rate
O/Ar = 8/12sccm
Substrate temp
100℃
Si 기판을 thermal oxidation으로 100nm로 절연시킨 후 bottom gate를 형성하기 위해 RF magnetron sputter를 이용하여 Ti gate layer 100nm를 증착하였다. Gate insulator는 PE-CVD 장치를 이용하여 150℃에서 Si3N4 film 200nm를 증착하였으며, active layer인 ZnO는 RF magnetron sputter 장치를 표 1과 같은 조건으로 진행되었다.
ZnO layer의 passivation을 위해 PE-CVD 장치를 이용하여 150℃에서 oxide 50nm를 증착하였으며, 이 후 층간 절연을 위해 역시 150℃에서 PE-CVD로 oxide 300nm를 증착하였다. Source/drain pad의 형성은 RF magnetron sputter를 이용하여 room temp에서 Ti 20nm/Al 200nm[7]를 증착하였다. 공정 진행 순서는 그림 1과 같다.
증착된 웨이퍼 위에 PR(photo resist)를 형성하고 500/50 um 비율로 마스크를 웨이퍼에 대고 노광을 해서 음각으로 PR층을 제거하여 패턴을 형성한다.
Magnetron sputter 장치를 이용해 시편에 Al을 증착한 후에 패턴 형성부를 제외한 나머지 부분에 존재하는 PR층 및 Al 층을 제거한다.
SPA를 사용하여 열처리 전의 ID-VD, ID-VG, Mobility를 측정한다.
시편을 RTP로 각각 O2, Ar, N2 3가지 분위기에서 300, 500, 700℃로 열처리 한 후에 XRD를 이용해 각각의 온도 기체별 조건의 결정성을 비교한다.
SPA를 사용하여 열처리 후의 ID-VD, ID-VG, Mobility를 측정하여 온도 기체별로 열처리 후의 변화를 알아보고 조건 별로 Mobility, on/off ratio, turn on voltage를 비교하여 최적의 조건을 도출 한다.
그림 1. Bottom Gate ZnO TFT를 제작하기 위한 공정 순서도
Fig. 1. Process flow fo
