[학사] verilog HDL을 이용한 Xilinx ISE 7.1i 사용법과 설치, MoldelSim SE 6.0 의 시뮬레이션
![[학사] verilog HDL을 이용한 Xilinx ISE 7.1i 사용법과 설치, MoldelSim SE 6.0 의 시뮬레이션-1](http://images.happyhaksul.com/thumb/593/592526-0001.gif)
![[학사] verilog HDL을 이용한 Xilinx ISE 7.1i 사용법과 설치, MoldelSim SE 6.0 의 시뮬레이션-2](http://images.happyhaksul.com/thumb/593/592526-0002.gif)
![[학사] verilog HDL을 이용한 Xilinx ISE 7.1i 사용법과 설치, MoldelSim SE 6.0 의 시뮬레이션-3](http://images.happyhaksul.com/thumb/593/592526-0003.gif)
![[학사] verilog HDL을 이용한 Xilinx ISE 7.1i 사용법과 설치, MoldelSim SE 6.0 의 시뮬레이션-4](http://images.happyhaksul.com/thumb/593/592526-0004.gif)
분야
hwp2. 전반적인 디지털회로 설계과정
3. 설계 및 시뮬레이션
3.1.2 그래프상의 시뮬레이션
4. UCF ․ MCS 파일생성
4.1 FPGA 핀 PCB에 고정시키기
4.2 Writing할 파일 생성
5. 결 론
참고문헌
디지털 회로 설계는 지난 25년 동안 빠르게 발전해 왔다. 대규모 집적회로(LSI)의 등장으로 설계자들은 단일 칩 위에 수천 개의 게이트들을 넣을 수 있었다. 이 때부터 설계 작업은 매우 복잡해지기 시작했고, 설계자들은 이 작업들을 자동화해야 할 필요성을 느끼게 되었다. 그 후 초대규모 집적회로(VLSI) 기술의 등장과 함께, 설계자들은 단일 칩 위에 100,000개 이상의 트랜지스터가 들어가는 칩을 설계해야 했다.
