1. Entity Declaration
VHDL을 사용하여 하드웨어를 표현하기 위한 기본 구성은 Entity와 Architecture으로 나눌수 있으며 entity는 하드웨어의 인터페이스를 정의하며 architecture는 하드웨어를 내부를 표현하는 부분이다.
Entity는 설계하고자 하는 회로의 외부적인 관점을 표현한다. 즉 Entity는 밖에서 보여지는 입출
1. 다음 용어를 간단히 설명하시오.
(1)개체(entity)와 개체 타입(entity type)
개체는 독립적으로 존재하는 기본적인 대상으로 학생, 교수 등처럼 물리적으로 실재 존재하는 대상일 수도 있고, 강좌, 학과, 학번처럼 개념적으로 존재할 수도 있다. 개체는 자신의 특성을 가지는데 이를 개체의 속성(attribute)
◑ VHDL(Very High Speed Integrated Circuit Hardware Description Language) 특징
VHDL은 IEEE에 의해 공인되어 하드웨어 개발과 문서화에 표준언어로 사용된다. 광범위한 기술 능력으로 시스템 레벨에서 게이트 레벨까지 하드웨어 회로 표현이 가능하다.
◑ VHDL 규칙과 표현
1. VHDL의 규칙
① VHDL은 다른 언어와는 달리
■ What is an Organization?
조직을 규명하고 정의 하는 데는 크게 4가지의 속성을 부여함으로서 설명되어 질수 있다.
이 특징이자 공통점은 첫째, 사회적 존재(Social entities)라는 점과 둘째, 목적성을 가지고 있다는 것과(Goal-directed) 셋째, 어떤 특정한 의도에 의하여 행동들이 구성되고 조정 된다는 것(Designe
4. 문제 해결
4.1. 요행위론
요행위론을 기반으로 앞 장에서 제시한 문제점은 크게 세 가지였다. 첫째는 강한 need가 없다는 것이다. 기본적으로 집단 자체는 개인보다는 더 약한 몸체를 가지고 있다. 현재 대학은 강한 need가 없는 구성원들이 모여있는 entity기 때문에, 약한 몸체를 가질 수 밖에 없는