생성기, 에지 필터링 연산기, 두 종류의 내부 메모리, 두 종류의 전치 레지스터, 출력 포트로 구성
- Verilog-HDL을 이용하여 RTL 설계, ModelSim SE5.7d 툴을 이용한 동작 시뮬레이션, Xilinx ISE 7.11을 이용하여 FPGA 구현
- 하나의 16x16 매크로블록 필터링 시 216 cycles 소요되며, 게이트 수는 13.21K로 기존의 디블록킹
Ⅰ. 서론
우리나라의 산업은 정부의 경제성장 정책에 힘입어 1960년대 이후로 괄목할 만한 성장을 실현하였다. 그러나 그 과정에서 대부분의 산업은 주요 부품 및 소재를 수입하여 완제품을 조립.생산.수출하는 형태로 발전함으로서 부품 및 소재산업과의 균형발전이 이루어지지 않았다.
현재 국내
본문내용
+++ Escape Sequence
2B1Q 2 Binary 1 Quarte
ary
4B3T 4 Binary 3 Te
ary
4GL 4th Generation Language, 제4 세대 언어
4b/5b 4 binary 5 binary
A-b-S Analysis by Synthesis, 합성에 의한 분석
A/D Analog-to-Digital (converter)
A20 Address line 20
AA Auto Answer mode
AAA American Arbitration Association, 미국중재협회
AAL ATM Application Layer, ATM 응용 계층, A
2. 실험 디자인
본 실험은 factorial design으로 factor는 3개, 각각의 level은 2개로써 23 factorial design이다. 각각의 factor와 level들은 아래에 소개되어 있다. 실험장치의 구성은 크게 3가지로 나눌 수 있다. 첫째, 플라즈마를 발생시킬 미세전극이다. 전극은 그림 1과 그림 2에 제시되어 있으며, 0.5mm 굵기의 텅스텐