1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로와 순서(sequential) 논리회로 나뉜다. 조합 논리회로는 간단하게 말해서 그냥 AND,OR gate로 구성된 회로이다.
1. 목적
가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의
기본 동작, 회로 구성 및 기능표를 이해한다. 2. 이론
디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의
해서만 출
◈ 나의 고찰
이번에는 래치와 플립플롭에 대해서 배우고 실험을 했는데, 디지털공학 수업을 듣지 않고 실
험을 했더라면 정말 힘들었을 것 같은데 이론자체가 상당히 어렵고 래치와 플립플롭의 종류도
다양해서 많이 헷갈리기 때문이다. 이번 실험을 계기로 확실히 각각의 래치와 플립플롭이 어
Ⅰ. 논리회로의 동작
순서 논리 회로의 동작은 입력, 출력, flip-flop의 상태에 따라서 결정된다. 회로의 출력과 flip-flop의 새로운 상태(new state)는 입력과 flip-flop의 현재 상태(present state)에 의해서 결정된다.
1. 상태표(state table, transition table)
≪ 표 ≫
현재 상태(present state)는 클럭 펄스에 의해 tri
flip-flop으로 구성되며 자료의 기억용으로 사용된다.
flip-flop이 trigger되는 방식은 level trigger, edge trigger, master slave 형태로 구분할 수 있는데, 클럭 펄스를 enable 신호로 생각하여 이것에 의해서 level trigger되는 flip-flop을 latch라고 하고, 클럭 펄스에 의해서 edge trigger(master slave 방식도 edge trigger임)되는 것을 f
1. 목적
이 장에서는 순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.
2. 관련이론
플립플롭은 1bit를 저장할 수 있는 기억 소자로서 신호의 상태를 일시적으로 유지 또는 기억시켜 주는 장치자
“순서 논리회로”
*
순서 논리회로- 개요
순서 논리회로(Sequentia logic circuit)
조합 논리회로와 플립플롭(flipflop)을 가지고 구성한 회로
기억능을 가진 기억소자인 래치(latch)나 플립플롭을 사용한다.
현재의 입력과 이전의 회로 내부 상태에 의해서 출력이 결정되는 논리회로.
신호의 타이밍(timing)에 따라
플립-플롭(Flip-Flop) vs. 래치(Latch)
플립플롭과 래치는 두개의 안정된 상태 중 하나를 가지는 1비트 기억소자
플립-플롭
클럭신호가 Rising 할 때만 출력값이 변함.
Edge-triggered 방식으로 동작
래치
Enable 제어신호가 ‘1’인 동안에 SR입력이 변화하면 이에 따라 출력(Q)값이 변함
Level-triggered 방식으로
논리회로
1. 논리 회로(logic circuit)
2. 수의 진법과 2진 연산
3. 수의 코드화
4. 불대수(Boolean algebra)
5. 논리 게이트
6. 플립플롭(flip-flop)회로
1. 논리 회로(logic circuit)
- 전자계산기, 수치 제어, 통신기, 자동 제어 등 디지털 시스템의 기본 요소가 되는 회로
2. 수의 진법과 2진 연산
가. 수의 체계
기수
진 법