전극크기 1mm, SiO2 층 두께 5nm, 10nm,15nm 세 mos 축전기에 대하여 -5V에서 +5V까지 전압에 따른 C값 측정
예상원인 2. SiO2 의 불완전 증착
Chamber 안의 불완전 진공상태로 증착과정에서 SiO2 가 완벽하게 증착 되지 않았을 가능성이 있다.
예상원인 3. Deep depletion 효과
주파수가 높은 전압이 인가된 경우 .
실험 목표
SiO₂ 산화층 두께에 따른
MOS capacitor의 C-V, I-V Curve를 측정하고
그 결과 값을 분석하여 이해한다.
실험조건
독립 변인 : Au & Ti 전극
SiO2 산화층의 두께(100, 200, 300nm)
(2) 통제 변인 :전극의 직경(2mm)
전극의 두께(50nm)
실험과정
1. P-type의 Si wafer를 준비한다
2. 화학 용액으로 wafer 표면에
1. 두께에 따른 의 I-V graph
<그림8> 두께에 따른 의 그래프
측정구간 : -10V ~ 10V, 변수: 두께 100nm, 200nm, 300nm
I-V 그래프에서는 면적당 전류를 측정 할 수 있는데, 이것을 누설 전류 (leakage current)라고 한다. 이 누설전류는 산화층의 두께에 따라 다르다. 산화막의 두께가 얇아짐에 따라 누설전류가 증
진동수 : 일정한 두께에서 진동수: 10Hz 1KHz 1MHz
두께 : 일정한 진동수에서 두께: 100 200 300 nm
I-V graph에서의 변수
두께 : 다른 조건은 고정시키고 두께를 100 200 300 nm
C-V 이론 및 그래프
진동수 변화에 따른 C-Vgraph
: 수명에 따라 다양한 graph 존재
high frequency 인 경우 경향이 없다.
low freque