정리가 적용됨을 확인한다.
2. 실험이론
중첩의 원리
입력이 A가 되는 경우출력이 C, 입력이 B가 될 때 출력은 D가 되는 것과 같은 회로망에서 입력이 A+B이면 출력은 C+D가 될 수 있는 경우에 중첩의 원리가 성립된다고 한다. 특히 회로이론에서는 다수의 기전력을 포함한 도선망(導線網)의
경우 clock에 따라 동기화 시켜서 입력을 처리하는 회로이다.
플립플롭에서의 용어 정리
1) 준비시간, 유지시간 : setup time, hold time 이라고 한다. 순차논리회로의 기본소자는 플립플롭으로서 이 소자는 클럭이라는 입력이 변화하는 순간에만 또 다른 입력값(예를들면, D, T, J, K)의 상태에 따라 출력값이
경우에 따라 설계를 단순화하는데 유용하기도 하지만 혼란을 야기하기 쉽다. 예를 들어 양의 논리 AND 게이트에서는 A와 B 두 입력이 모두 HIGH일 때 HIGH 출력을 갖는다. 그러나 음의 논리에서는 A,B두 입력 중 어느 하나만 LOW여도 출력이 LOW가 되므로 이 게이트는 OR게이트가 된다. 두 게이트에 대해 전기적
실험 05]에서 설명한 직렬과 병렬회로를 떠올려보자. 직렬회로에서는 회로를 흐르는 전류는 같고, 저항에 따라 전압이 다르다. 병렬회로에서는 각 저항에 걸리는 전압은 같고, 전류는 저항에 따라 다르다. 이러한 원리로 지난주에 실험한 [실험 17]에서 다룬 RC 및 RL 직렬회로의 경우, 전류는 위상차가 없
사인파의 합성을 이용해 생성가능하다.
? 옴의 법칙이란 회로의 저항 에 흐르는 전류 는 저항의 양단에 가해진 전압 에 비례하고 저항 에 역 비례한다는 법칙이다. 이 법칙은 직류나 교류 모든 회로에 적용되지만 비 직선 회로에는 적용되지 않는다. 교류 회로의 경우는 대신에 임피던스를 사용한다.