전류 이득을 가질수 있는 증폭기 입나다. 간단하게 요약을 하면, 입 출력 사이에 위상 반전이 있으며, C1과 C3는 입출력 신호 결합 캐패시터 이다. C2는 이미터 바이패스 캐패시터이고 마지막으로 모든 캐패시터는 동작 주파수에서 무시할수 있을 만큼의 리액턴스를 갖는다.
5. 이미터는 C2에 의해 접지
신호 전압을 인가해야 한다.
아래 그림과 같이 신호 전압을 입력 1에 인가한 경우 증폭된 신호 전압은 출력 1에 반전되어 나타난다. 또 신호 전압은 Q1의 이미터에 동상으로 유지되는 데, Q1과 Q2의 이미터가 결합되어 있으므로 이 신호는 Q2의 입력으로 되어 공통베이스증폭기와 같은 기능을 한다
1. 진법변환문제 및 논리회로 작성
(1) 실험 1-1-1에서 구한 전류 이득 값을 이용하여 이론값을 구하고, 실험 및 앞에서 구한 계산 결과와 비교한다.
e. 전류 이득
- 이론값
↳
- 실험값
- 비교
(2) 실험 1-1-1에서 구한 트랜지스터의 β 값과 값을 이용하여 회로 1, 2, 3 의
1. 역사적 배경
우리가 실험에 사용하고자 하는 회로는 차동 입력을 가진 다단 증폭기이다. 이 회로가 나오게 된 역사적 배경을 살펴 보면, 그것은 먼저 차동 증폭기의 유용성에서 나온다. 차동 증폭기는 잡음과 전자파 간섭에 덜 민감하며 바이패스용과 결합용 커패시터가 필요없기 때문에 집적 회로
, Q2가 정저항 상태에 오도록 선정) 순서 : Q1 → A → B → Q2 → C → D ㉡ 단안정 동작 (정지점이 정저항상에 하나 존재) 순서 : Q1 → A → B → C → D ㉢ 비안정 동작 (정지점이 부저항상에 하나 존재) 순서 : A → B → C → D ▶ A→B와 C→D의 과정은 전류의 변동이 없이 전압만 변하므로 시간적인 지연이 없다.