< 기본 플립플롭 >
- 기본 플립플롭에는 7402 NOR 게이트를 쓰는 것과 7400 NAND 게이트를 쓰는 것이 있다.
1. NOR 게이트로 된 SR 플립플롭
- 먼저 7402 NOR게이트를 사용하는 플립플롭은 아래 그림처럼 NOR 게이트 A와 B의 입력을 Reset과 Set입력으로 정한다. 그리고 두 NOR 게이트의 출력을 상대편 NOR 게이트의 남
Ⅰ. 개요
정보를 전기통신 시스템을 이용하여 전송하던지 녹음 또는 녹화하는 경우, 가장 큰 과제는 어떻게 하면 정보를 틀림없이 정확히 보존할 수 있겠는가 이다. 이에 대한 해답은 아날로그 신호를 디지털화하여 전송, 축적했다가 필요에 따라 원래의 아날로그 신호로 되돌리는 기술인데 최근의
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로와 순서(sequential) 논리회로 나뉜다. 조합 논리회로는 간단하게 말해서 그냥 AND,OR gate로 구성된 회로이다.
처음 시작 시 출력이 0이어서 초반에 K가 1일 때는 변화가 없다가 J가 1일 때 신호가 1로 변한다. 토글 모드에서는, J와 K를 1로 맞추고 CLK를 변화시키기 위해 단자를 뗀 순간 순식간에 토글이 여러 번 일어났다. 이게 바로 race problem인 것 같다. 원인은 노이즈나 CLK의 값이 불안정해서 CLK에서 0과 1을 순식간
클록이 0에서 1로 바뀌게 되면 Q는 J로 feedback되고 notQ는 K로 feedback된다. 즉 클록이 바뀌기 전까지 마지막으로 출력되었던 Q와 notQ가 마스터의 입력으로 되먹임 되지 않으므로 JK플립플롭에서와 같이 계속해서 Toggle하는 문제점은 생기지 않는다.
② D플립플롭의 Setup time, Hold time에 대해서 설명하시오.