= 1 / (1+exp((VB1-VB2)/VT))
IE1 + IE2 = I
IE1 = I / ( 1+exp((VB2-VB1)/VT))
IE2 = I / ( 1+exp((VB1-VB2)/VT))
OP AMP
이상적인 OP AMP
무한대의 전압이득
무한대의 대역폭
입력 임피던스 = ∞
출력 임피던스 = 0
실제의 OP AMP
높은 전압이득
넓은 대역폭
높은 입력 임피던스
낮은 출력 임피던스
Non-Inverting amplifier
2. Oscilloscope의 사용법 숙달 및
간단한 회로구성과 이해
2. 실험이론
1) 연산증폭기(op-amp)
* 연산 증폭기는 두 개의 입력단자와
한 개의 출력단자를 갖는다.
연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다.
회로의 ground에 연결되어야 한다.
Op-amp의 입력과 출력의 관계식에서 AOL을 open loop gain이라 부르며 매우 높은 값을 갖는 특징이 있다(이상적으로는 무한대, op-amp의 중요 특징 1). 예를 들어 AOL이 50,000일 때, vin2를 ground와 연결하고 vin1에 1V를 인 가하면 차동입력은 +1V이므로 출력 전압은 +50,000V가 되어야 한
출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있
1. 설계 주제
- 전자회로Ⅱ에서 배운 지식을 활용하여 직접 MOSFET를 설계 해보자.
2. 설계의 목적
- MOS 소자를 이용하여 차동증폭기를 제한조건 내에서 주어진 규격대로 설계하고
CAD Tool(Spice)을 이용하여 설계 내용을 확인한다.
- 잘 모르는 조원들과의 협동 작업을 통하여 친화성과 적응