1. 실험목적
AC 입력일 때 RLC 회로는 phasor 방법으로 해석하게 된다. Phasor diagram을 이용하여 KVL과 KCL 법칙이 성립함을 실험한다.
2. 실험과정 및 예상되는 결과
4.1 KVL 법칙
<실험개요>
① 함수발생기와 oscilloscope, digital multimeter, 2.2kΩ 저항과 100mH Inductor, 0.1μF capacitor를 준비한다.
②
# 실험 목적
BJT 트렌지스터의 컬렉터 피드백, 이미터 바이어스, 전압 분배기 바이어스의 회로를 설계할 수 있다.
# 실험 방법
- Part1. Collector-Feedback Configuration
그림11-1의 Collector-Feedback 회로 도를 구성하고 2N3904, 2N440 트랜지스터를 바꾸어가며 VRC,VCEQ,ICQ,β 값을 측정한다.
- Part2. Emitter-Bais Configuration
설계과정중에서 저항 소자와 트랜지스터 파라미터의 오차를 고려할 때 유효한 수준 이내이면 된다.
저항값이 정해졌을 때 가장 유용한 식은 Ohm의 법칙이다. 설계상에서 저항에 걸리는 전압은 미리 결정되어 주어지기도 한다. 여기에 전류레벨도 주어진다면 옴의 법칙은 저항값을 결정하는데 쓰일수
․ 값을 선택한다.
Rt = R1+R2+R3+ ․ ․ ․
3. 지정된 전류와 저항 조건을 만족하는 직렬회로를 설계하기 위해선 아래와 같이 저항의 합이 Rt가 되는 저항기들을 선택한다.
Rt = R1+R2+R3+ ․ ․ ․
그 다음, 주어진 I와 Rt 값을 아래의 옴의 법칙에 대입하여 전압 V를 구한다.
V = I × Rt
, 이 과정을 반복하여 저항기 세 개 또는 네 개의 병렬결합을 사용해야 한다.
2. 저항값 R₁을 갖는 저항기 n개를 병렬 연결했을 때의 등가저항 Rt는 다음과 같다.
Rt = R₁/ n
3. RΩ을 갖는 회로에 IA의 전류를 공급하기 위해 필요한 전압 V는 옴의 법칙을 사용하여 다음과 같이 구해진다.
V = I × R