1. 결과 분석
(1) 멀티플렉서
① Verilog HDL 코드 분석(주석의 형태로 분석하였음)
module MUX_4_TO_1 (I0, I1, I2, I3, Y, S); // 모듈이름과 입력, 출력변수를 정함.
input I0, I1, I2, I3;
input [1:0] S; // S 입력은 2bit의 값이 들어가므로 2bit임을 명해줌.
output Y;
reg Y;
always @ (I0 or I1 or I2 or I3 or S) begin
case(S) // S의 입력의
2. 자료 처리 시스템
1) 일괄처리
- 원시 데이터(raw data)를 수집하고 분류 정리하여 파일(file)에 수록하는 사전 준비 작업 필요
- 시스템 중심 처리 방법으로 높은 시스템 성능과 낮은 처리 비용이 특징
- 순차 접근 방법 이용 업무에서 주로 사용
2) 온라인 처리
- 실시간(real time) 처리
- 사용자 중심 처
1. 실험목표
① 멀티플렉서의 회로 구성과 동작을 실험한다.
② 디멀티플렉서의 회로 구성과 동작을 실험한다.
③ JK F.F를 이용하여 동기/비동기 카운터를 실험하고 이해한다.
2. 관련이론
∙ 멀티플렉서
- 멀티플렉서(MUX : MUltipleXer)는 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로이
논리회로의 종류
1. 조합논리회로(Combinational logic circuit)
회로의 출력 값이 입력 값에 의해서만 정해지는 논리회로로서 기억능력이 없다(반가산기, 전가산기, 디코더, 엔코더, 멀티플렉서, 디멀티플렉서).
2. 순서논리회로(Sequential logic circuit)
회로의 출력 값이 내부상태와 입력에 따라 정해지는