디지털 시스템 설계는 Verilog로 시스템을 작성하여 layout extraction을 해준 것을 얻는다. 그러나 이번 프로젝트에서는 Verilog로 작성한 것을 Gate level schematic을 통해서 layout을 작성해보는 데에 중점을 두고 진행하였다. 툴을 통해 레이아웃 된 것이 얼마나 집적도가 떨어지는지는 모르지만, 나름대로 손으로
compute the position of poles and zeros that we should place on desirable position by hand.
But the result was not the one we`ve wanted. It didn`t meet the requirements. So we tried to tune the gain of compensator and the pole-zero position
To eliminate the steady state error, we put the pole at the origin (integrator). And by trial and error, we could find the response we`ve wanted.
designate the day and time of delivery. We checked that both sites deliver the product at assigned time. Moreover both site rank customer according to purchasing record, and offer different discount or accumulate point rate. As higher the rank is, higher discount or accumulate point rate are. According to user’s rank or type of credit card, they could get different rate. In most cases E-mart of
ⅲ, Nichols Plot
➁ PI controller
1) Analysis
ⅰ, Equation
ⅱ, Steady State Error
ⅲ, Stability
20
3.75K
1
3.75K
3.75K-20-3.75K
0
3.75K
k<0 , k>0
K 값은 존재하지 않는다.
2) Root Locus
P controller일 때와 마찬가지로
PI controller일 경우
를 만족하는 근의 값이 존재하지
Error가 발생할 가능성이 적지 않다.
따라서, 다음과 같은 JAVA Code를 통해, n개의 b(i)를 계산하였다.
b(i)를 계산하기 전에, 먼저 Node Class와 Bar Class를 만들어 Node와 Bar를 나타낸다.
Node가 갖는 변수(Variable)는 다음과 같다.
Node
boolean FreeNode : Node가 FreeNode면 1, Fixed Node면 0을 갖음
int x_value : Node의 x