[전기전자실험] JFET특성및 회로

※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.

분야
등록일
페이지/형식
구매가격
적립금

레포트 > 공학계열
2006.10.07
6페이지 / hwp
700원
21원 (구매자료 3% 적립)

자료 다운로드 네이버 로그인

추천자료

JFET Bias Circuits 레포트

[전자] 서적 전자공학 1,2,3,6,7장

△제너다이오드

[A+ 4.5 예비레포트] 기초전자공학실험 - JFET 특성, JFET 바이어스 회로(PSpice 포함)

FET특성 및 증폭기

기초전기전자 실험 - 트랜지스터(고정 bias 회로설계)

소개글

[전기전자실험] JFET특성및 회로에 대한 자료입니다.

JFET특성
JFET바이어스 회로(고정,자기,전압분배)
JFET바이어스 회로설계

본문내용

1. 실험목적:JFET 트랜지스터의 출력과 전달 특성을 구한다.
2. 내 용:p n 접합에 의해 절연된 게이트 전극이 전류 통로를 제어하는 전계 효과 트랜지스터 FET를 JFET(Junction Field Effective Transistor) 라고 합니다. JFET의 특징으로는 높은 입력 임피던스를 갖는 것입니다. JFET 에서는 Gate(가운데 다리)에 전압을 걸어서 트랜지스터를 통해서 흐르는 전류의 양을 제어하도록 되어 있습니다. 간단히 말하면, JFET 은 saturation region에서 동작을 할 때에는 electrical switch 역할을 하고, ohmic region에서 동작을 할 경우에는 voltage controlled variable resister 와 같은 역할을 합니다.
● Gate source cutoff voltage : 기호로는 Vgs(off) 로 나타내기도 하는데, 의미는 gate-source cutoff voltage 입니다. Gate 와

#JFET #고정바이어스 #자기바이어스 #전압분배바이어스 #회로설계

오늘 본 자료

오늘 본 자료가 없습니다.

이 분야 인기자료

이 분야 신규자료