CPU 명령어 처리 파이프라인에 대하여

 1  CPU 명령어 처리 파이프라인에 대하여-1
 2  CPU 명령어 처리 파이프라인에 대하여-2
 3  CPU 명령어 처리 파이프라인에 대하여-3
 4  CPU 명령어 처리 파이프라인에 대하여-4
 5  CPU 명령어 처리 파이프라인에 대하여-5
 6  CPU 명령어 처리 파이프라인에 대하여-6
 7  CPU 명령어 처리 파이프라인에 대하여-7
 8  CPU 명령어 처리 파이프라인에 대하여-8
 9  CPU 명령어 처리 파이프라인에 대하여-9
 10  CPU 명령어 처리 파이프라인에 대하여-10
 11  CPU 명령어 처리 파이프라인에 대하여-11
 12  CPU 명령어 처리 파이프라인에 대하여-12
 13  CPU 명령어 처리 파이프라인에 대하여-13
 14  CPU 명령어 처리 파이프라인에 대하여-14
 15  CPU 명령어 처리 파이프라인에 대하여-15
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
자료 다운로드  네이버 로그인
소개글
CPU 명령어 처리 파이프라인에 대하여에 대한 자료입니다.
목차

1.CPU Instruction Pipeline 소개
2.비전문가용 시각자료
3.전문가용 시각자료
4.장 / 단점
5.참고문헌

본문내용

CPU의 명령어 처리는 총 5단계
IF, ID, EX, MEM, WB

각 단계는 CPU의 서로 다른 부분에서 담당

빠르고 효율적으로 명령어를 처리하기 위한 방안

비전문가용
장점
적절한 비유를 들어 이해를 쉽게 하였다.
비전문가가 알면 좋을 수준까지만 간략히 나타내었다.
단점
구체적으로 어떤 일들이 일어나는지 알 수 없다.
전문가용
장점
DataPath와 연산과정을 자세히 알 수 있다.
단점
직관적으로 이해하기 쉽지 않다.

참고문헌

David A. Patterson, Computer Organization And Design, 4th edition, 2009.
오늘 본 자료
더보기
  • 오늘 본 자료가 없습니다.
해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용,무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견 시 고객센터에 신고해 주시기 바랍니다.