[전자회로](실험보고서) MOSFET 전압 전류 특성 실험 및 시뮬레이션
 MOSFET 전압 전류 특성 실험 및 시뮬레이션-1](http://images.happyhaksul.com/thumb/356/355545-0001.gif)
 MOSFET 전압 전류 특성 실험 및 시뮬레이션-2](http://images.happyhaksul.com/thumb/356/355545-0002.gif)
 MOSFET 전압 전류 특성 실험 및 시뮬레이션-3](http://images.happyhaksul.com/thumb/356/355545-0003.gif)
 MOSFET 전압 전류 특성 실험 및 시뮬레이션-4](http://images.happyhaksul.com/thumb/356/355545-0004.gif)
 MOSFET 전압 전류 특성 실험 및 시뮬레이션-5](http://images.happyhaksul.com/thumb/356/355545-0005.gif)
분야
hwp2. 이론
3. MOSFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
금속-산화막-반도체 전계 효과 트랜지스터 (Metal Oxide Semiconductor Field Effect Transistor: MOSFET)의 드레인 전류에 대한 드레인-소스전압의 효과와 게이트-소스 효과, 드레인 전류와 게이트 소스 전압 사이의 관계를 알아본다. 시뮬레이션과 실험을 통하여 MOSFET와 JFET의 차이를 이해하는데 그 목적이 있다.
2. 이론
MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)
MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)또는 MOS 트랜지스터는 금속막, 산화막, 반도체 영역으로 구성된 트랜지스터의 일종이다.
MOS 트랜지스터의 source와 drain은 실리콘 표면에 생성되며 gate의 양쪽에 배치 되게 된다. 반도체 영역은 대부분 트랜지스터 역할을 하기 위해 표면이 단결정 실리콘으로 도핑 되어 있다.
산화막은 실리콘 산화막 형태로 구성 되는데 금속막과 절연을 하는 기능을 한다. 금속막은 MOS 트랜지스터에 전압을 인가하기 위한 지점으로 사용된다.
MOS 트랜지스터는 gate,source,drain 3개의 터미널로 구성된다. 이것들은 각각 bipolar 트랜지스터의 base, emitter, collector와 같다.
MOS 트랜지스터의 source와 drain이 실리콘 표면에 만들어지는 반면 gate는 금속막 층에 있게 된다.
MOSFET란
MOSFET는 흔히 MOS라고 약하여 부르며 반도체 기억소자로 집적도를 높일수 있는 특징이 있어 대규모 집적회로에 많이 쓰인다.
MOS는 Metal Oxide Semiconductor를 약칭한다.
MOSFET도 역시 전도채널의 형식에 따라 n-채널과 p-채널로 구분되며 각각
구조상 증가형(Enhancement type)과 공핍형(Depletion type) 으로 구분한다.
증가형은 게이트전압이 0일때에는 드레인 전류가 흐르지 않으며 게이트 전압의 증가에 따라 출력전류가 증가한다.
공핍형은 게이트전압이 0일때에도
