소개글
[전자재료실험] MOS capacitor 제작에 대한 자료입니다.
목차
1.실험 이론
2.실험 방법
3.결과 예측
4.결과 분석
5.결 론
6.참고문헌
본문내용
1조의 변수 : 산화물(SiO2)의 두께 5nm, 10nm, 15nm
1) 유산지를 깔고 그 위에 wafer
2) 각 두께별로 원판모양인 Si wafer에 텅스텐 칼을 이용하여
잘라주어 1 면적을 가지도록 만들어준다.
3) 각 두께별로 표시를 해둔 페트리디쉬에 자른 wafer를 담는다
면적당 전류 : 누설전류
산화막의 두께↓- 터널링↑- 누설 전류↑
절연체로서의 기능을 상실하게 되는 지점이 있는데 이를 유전파괴라한다. 이후 전압을 높일수록 전류가 많이 흐른다.
산화층의 두께가 얇을수록 전압이 증가함에 따라 기울기가 커질 것
Accumulation에서 기울기가 감소하는 이유?!
ideal인 경우 물질의 property Xe값을 고려하지 않았기 때문에 실제 물질에서는 polarization의 delay가 발생한다.
참고문헌
1) 핵심반도체개론 -장지근 외
2) 반도체소자공학 - betty lise anderson외, 서정하 외 역
3) Solid State Electronic Devices - Ben Streetman, Sanjay Banerjee
4) 전자기학 - popovic zoya, 박동철 외 역
5) 한국진공학회지 제 10권 제 1호, 2001년
6) 엔지니어를 위한 기초전자공학 -明正水
7) Journal of the Korean Physical Society, Vol. 40, 1, January 2002, pp. 64~67
8) http://ecee.colorado.edu/~bart/book/book/chapter6/ch6_3.htm
9) 재료전자기학 - 이후정교수님 강의안