Wafer 표면의 오염물은 기하급수적으로 늘어나게 되고 이 오염물에 의해 반도체 소자의 수율은 급격히 감소하게 된다. 반도체 세정 공정은 Wafer 표면의 모든 오염물을 완벽히 제거하는 것이 가장 이상적인 목표이기는 하지만 그것은 거의 불가능하다고 할 수 있다. 실제로 웨이퍼 세정 공정은 각 공정 전
가지고 있으나 이는 장래의 기술적인 도전과제로 남겨 두어야 할 것 같다.
유기EL의 Pattern 형성을 위한 공정은 각 단위 공정이 각종 오염에 대해 매우 취약하고 이로 인해 전체 수율의 감소를 유발하는데 상당한 영향을 끼치게 됨에 따라 청정한 공정환경과 재료의 순도유지 및 장비의 적정 관리
및 고형분 함유도, roll coater일 경우 roll pith의 깊이, spin coater일 경우 회전속도 등이 있다. 도포된 PR film에 잔존하고 있는 PGMEA와 같은 유기 용매 성분을 제거하고 충분히 경화시켜 광화학 반응이 잘 되도록 하기 위해 pre-bake를 실시하게 되는데 이 때 PR과 기판의 밀착도, 노광 에너지의 양 등이 중요한 요
전처리및 후처리로 사용하였다.) 두 가지 설계변수를 통하여 전기응집을 진행하고 CMP 폐수내의 SiO2 Removal Efficiency(ε)을 종속 변인으로 고려하였다.
Charge Loading이 Current Density와 Retention Time의 함수라는 것과 Removal Efficiency가 Charge Loading에 관한 함수라는 것을 이용하여 새로운 수식을 만들어내었