소개글
[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서에 대한 자료입니다.
목차
1. 실험 결과
(1) Verilog 코드
(2) wave form
(3) 진리표
(4) Delay time
2. 결과 분석 및 토의
본문내용
• 위의 코드는 Full Adder를 이용하여 4-bit Adder/Subtracter 코드이다. 이 코드의 방식은 Ripple Adder 인데, 이것은 최하위 자리를 연산하여 합을 구한후 carry를 다음자리로 올린후에 다시 합을 구해나가는 과정이다. 위에서 A,B 두 수의 덧셈 or 뺄셈을 하려면, 컴퓨터에서는 뺄셈이 안되므로, 뺄셈은 연산에서 A-B = A+ (-B) 와 같으므로, 중간에 약간의 프로그램기법으로 연산을 행하여 뺄셈을 덧셈으로 바꾸어 가능하게 한다. -B로 만들기 위하여,
![[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서-1](http://images.happyhaksul.com/thumb/180/179881-0001.gif)
![[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서-2](http://images.happyhaksul.com/thumb/180/179881-0002.gif)
![[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서-3](http://images.happyhaksul.com/thumb/180/179881-0003.gif)
![[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서-4](http://images.happyhaksul.com/thumb/180/179881-0004.gif)
![[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서-5](http://images.happyhaksul.com/thumb/180/179881-0005.gif)
![[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서-6](http://images.happyhaksul.com/thumb/180/179881-0006.gif)
분야
hwp
