[실험] 병렬 RLC 회로의 임피던스(예비)

※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.

분야
등록일
페이지/형식
구매가격
적립금

레포트 > 공학계열
2009.10.29
2페이지 / hwp
500원
15원 (구매자료 3% 적립)

자료 다운로드 네이버 로그인

추천자료

[고려대] 전기회로 실험 예비보고서 총정리

[실험] 캐패시터의 리액턴스(XX)(예비)

[실험] 인덕턴스의 직병렬 연결(예비)

[실험] 캐패시터의 리액턴스(XX)(결과)

[실험] 캐패시터의 직병렬 연결(결과)

[실험] 캐패시터의 직병렬 연결(예비)

[실험] 캐패시터의 전압분배(결과)

[실험] 직렬 RL회로의 임피던스(결과)

[실험] RL회로에서 전압관계(결과)

[실험] 직렬 RC회로의 임피던스(결과)

소개글

[실험] 병렬 RLC 회로의 임피던스(예비)에 대한 자료입니다.

실험목적
이론적 배경
예비 점검

본문내용

실험목적

1. R, L, C가 병렬 연결된 회로의 임피던스를 실험적으로 결정한다.

이론적 배경

병렬 RLC회로에서 전압 V는 각 소자에 공통으로 인가되며 저항의 전류 IR은 오옴의 법칙을 이용하면 IR = V / R 이다. 또한 IC와 IL도 동일한 방법으로 구할 수 있다. IC = V / XC 이며 IL = V / XL 이다. R, L, C는 병렬이므로 각 소자에 걸린 전압은 인가전압이다. 총전류 IT는 IR, IL, IC의 페이저합으로 구할 수 있다. 병렬 RCL회로에서 IR은 V와 동위상이며 IC는 V를 90⁰ 앞서며 IL은 90⁰ 뒤진다. IL과 IC의 위상차는 180⁰이므로 서로 산술적으로 감산하면 리액턴스 전류 IX를 구할 수 있다. IL이 IC보다 크다면 회로는 유도성이며 IC가 IL보다 크다면 회로는 용량성이다. 그러므로 총전류는 IR과 IX의 페이저합으로 구할 수 있다. 총전류는 또한 피타고라스 정리에 의하여 와 같이 구할 수 있으며 이 식은 L과 C에 직렬로 저항이 연결되어 있지 않으면 항상 성립한다.

하고 싶은 말

병렬 RLC 회로의 임피던스(예비)

오늘 본 자료

오늘 본 자료가 없습니다.

이 분야 인기자료

이 분야 신규자료