의 전압으로 커지게 되면 oxide와 Si의 경계면의 hole이 반대쪽으로 밀려나게 되고, 금속기판은 (+)전하를 띄게 되고, 경계면의 Si원자는 (-)charge를 띄게 된다. 이때 hole과 -전자들이 합쳐지고, 남은 소량의전자들이 Vg가 커짐에 따라 Si과 Oxide의 경계면으로 이동한다. 이때 carrier가 hole에서 (-) charge로 바뀐다.
의 동일하다는 것을 볼 수 있습니다. 이를 통해 300nm 시편의 경우 실험도중 어디선가 문제가 발생했음을 알 수 있습니다
여기서 예상과 다른 오류가 발생한 이유에 대해 생각해보면 크게 시편의 이상과 측정간 기계적 오류로 나눌 수 있습니다. 하지만 측정간 기계적 오류의 경우 몇 번에 걸친 측정이
실리콘(SiO2)으로 모래, 암석, 광물 등의 형태로 존재한다. 이들은 지각의 1/3정도를 구성하고 있어 지구상에서 매우 풍부하게 존재하고 있으며, 따라서 반도체 산업에 매우 저가의 가격으로 안정적으로 공급될 수 있는 재료이다. 또한 물질에 독성이 전혀 없어 환경적으로 매우 우수한 재료이기도 하다.
의 도체판으로 구성된 축전기)의 두 금속 전극 중에서 하나를 반도체로 대체한 것과 같은 구조이다.
(2) P-type MOS
P-type MOS란, 전하를 옮기는 캐리어로 정공(양의 전하를 가진 전자와 같은 거동을 하는 가상 입자, Hole)이 사용되는 MOS이다. 양의 전하를 가지는 정공이 캐리어로서 이동해서 전류가 생긴다
전극크기 1mm, SiO2 층 두께 5nm, 10nm,15nm 세 mos 축전기에 대하여 -5V에서 +5V까지 전압에 따른 C값 측정
예상원인 2. SiO2 의 불완전 증착
Chamber 안의 불완전 진공상태로 증착과정에서 SiO2 가 완벽하게 증착 되지 않았을 가능성이 있다.
예상원인 3. Deep depletion 효과
주파수가 높은 전압이 인가된 경우 .