반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성

 1  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-1
 2  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-2
 3  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-3
 4  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-4
 5  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-5
 6  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-6
 7  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-7
 8  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-8
 9  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-9
 10  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-10
 11  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-11
 12  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-12
 13  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-13
 14  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-14
 15  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-15
 16  반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성-16
※ 미리보기 이미지는 최대 20페이지까지만 지원합니다.
  • 분야
  • 등록일
  • 페이지/형식
  • 구매가격
  • 적립금
자료 다운로드  네이버 로그인
소개글
반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성에 대한 자료입니다.
목차
1. 실험목적 (Purpose)


2. 실험변수 (Variables)


3. 이론배경 (Theories)


4. 실험방법 (method)


5. 실험결과 및 고찰 (result & dicussion)


6. 결론(conclusion)

본문내용
1. 실험목적 (Purpose)

MOSFET Structure을 가진 MOS Capacitor를 제작하여 그 제작 공정 과정을 알고 MOS Capacitor의 구동 원리를 이해하며 Oxide층(SiO₂) 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화를 분석해본다.

2. 실험변수 (Variables)

산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프의 변화를 보기위하여 변수를 3가지 SiO₂ 두께(100nm, 200nm, 300nm)로 설정하였고, 통제 변인으로는 metal을 Ti로 정하였다.

3. 이론배경 (Theories)

3.1. Si 특성


그림1. 초크랄스키법으로 제작된 단결정

실리콘은 금속과 비금속의 특징을 모두 가지는 전형적은 반도체소자로서 탄소족인 14번 원소이다. 자연에서는 단결정 형태로는 거의 존재하지 않으며 대부분 이산화규소나 규산염의 형태로 존재한다. 하지만 단결정 실리콘의 경우에는 반응성이 극히 작아 고온에서가 아니라면 거의 반응을 하지 않아 산소, 물, 수증기 등이 영향을 끼치지 않는다. 그 이유는 단결정 실리콘의 표면에 몇 개 원자 두께의 이산화규소 산화막이 형성되어 내부의 실리콘들이 보호되기 때문이다. 지각 매장량은 매우 풍부하여 산소 다음으로 많은 원소이며 지각 무게의 27.6%를 차지한다. 비저항은 온도와 순도에 따라 크게 달라지는데 실온에선 Ge과 거의 비슷한 정도의 비저항 값을 가지는 전형적인 반도체이다. 이와 같이 자연계에 대량 존재하며 반응성이 작다는 장점 때문에 반도체 재료로서 가장 널리, 많이 사용되고 있다.
반도체를 만들 때는 일반적으로 초크랄스키법을 이용해 실리콘은 거대한 단결정으로 성장시키며 이를 얇게 절단한 것이 wafer이다. 이 실리콘 wafer는 넓은 에너지밴드갭을 가지며 비교적 고온에서도 소자가 작동가능하다는 장점이 있어 다양한 반도체 소자를 만드는데 널리 쓰이고 있다.
참고문헌
[1] Solid State Electronic Devices(6th edition) - Ben Streetman, Sanjay Banerjee
[2] Modeling and Simulation of Negative Bias Temperature Instability - R.entner
[3] Chap. 6. Field Effect Transistors ppt자료 - Nano quantum electronics lab
[4] 반도체공학 - 박광순, 여진경 역. 학문사. 1997
[5] http://www.ece.utep.edu/research/webedl/cdte/Fabrication/index.htm
[6] http://lsm.rutgers.edu/facilities_ALD.shtml
[7] chap2. 전계효과 트랜지스터(FET) - 디스플레이공학 이준신교수님 강의자료
오늘 본 자료
더보기
  • 오늘 본 자료가 없습니다.
해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용,무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견 시 고객센터에 신고해 주시기 바랍니다.